電子封裝要求薄膜同時(shí)承擔(dān)電互連、熱通道與機(jī)械緩沖三重角色,傳統(tǒng)高真空方案雖純度高,卻面臨設(shè)備昂貴、節(jié)拍慢的瓶頸。低真空鍍膜儀將工作氣壓抬升至0.1–10 Pa,看似“退讓”,實(shí)則以“可控紊亂”打開(kāi)新材料空間,其關(guān)鍵突破體現(xiàn)在以下幾個(gè)方面: 首先,低真空下氣體分子平均自由程縮短,氣相原子在飛行中經(jīng)歷多次碰撞,形成亞穩(wěn)納米團(tuán)簇。這些團(tuán)簇沉積時(shí)自帶“類(lèi)液”特性,可在百納米厚度內(nèi)完成側(cè)壁包覆,實(shí)現(xiàn)高深寬比TSV(硅通孔)的無(wú)縫填充,而高真空直線沉積易出現(xiàn)頂部懸垂、底部空洞。實(shí)驗(yàn)表明,在0.3 Pa、偏壓–50 V條件下,Cu膜臺(tái)階覆蓋率可達(dá)98%,電阻率僅比塊材高8%,滿(mǎn)足高頻信號(hào)低損耗要求。
其次,活性氣氛與低能離子耦合,為“低溫冶金”提供可能。通入微量O?或N?,可在<180℃的基板溫區(qū)原位生成Cu(O)固溶層或Cu?N過(guò)渡層,作為熱膨脹緩沖墊,把陶瓷基板與銅箔間熱失配應(yīng)力從120 MPa降至45 MPa,省去傳統(tǒng)高溫退火,避免芯片級(jí)封裝中低κ介電層的熱預(yù)算超限。
再者,低真空環(huán)境允許引入等離子體增強(qiáng)反應(yīng),實(shí)現(xiàn)“一步合金化”。通過(guò)脈沖HiPIMS高功率放電,Al、Ni、Ti多靶共濺,可在封裝蓋板表面沉積Al-Ni-Ti非晶擴(kuò)散阻擋層,厚度僅80 nm,經(jīng)280℃回火即晶化為納米雙相結(jié)構(gòu),對(duì)Sn-Ag-Cu焊料潤(rùn)濕角<10°,高溫高濕1000 h后界面金屬間化合物厚度控制在1μm以?xún)?nèi),顯著提升焊點(diǎn)可靠性。
然而,低真空鍍膜也帶來(lái)新挑戰(zhàn):氣壓升高易使膜層吸附雜質(zhì),需采用梯度抽氣與在線質(zhì)譜監(jiān)控,將H?O、O?分壓壓至10?³Pa量級(jí);同時(shí),碰撞增多會(huì)導(dǎo)致膜應(yīng)力增大,需通過(guò)同步脈沖偏壓與實(shí)時(shí)橢偏應(yīng)力監(jiān)測(cè),實(shí)現(xiàn)閉環(huán)補(bǔ)償。
展望未來(lái),鍍膜儀將與原子層沉積在線集成,構(gòu)建“納米團(tuán)簇+原子級(jí)精密”混合架構(gòu),在同一腔體完成微米級(jí)填充與亞納米級(jí)密封,為2.5D/3D封裝提供更低成本、更高可靠性的薄膜解決方案,成為先進(jìn)電子制造的核心樞紐。